```
DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat
(c) 2003 EPO. All rts. reserv.
8554586
Basic Patent (No, Kind, Date): JP 1039176 A2 890209
                                                     <No. of Patents: 002>
Patent Family:
   .Patent No
                 Kind Date
                                 Applic No
                                              Kind Date
    JP 1039176
                 A2 890209
                                 JP 87194403
                                                   870805
                                              A
                                                           (BASIC)
    JP 2610438
                 B2 970514
                                 JP 87194403
                                                   870805
Priority Data (No, Kind, Date):
    JP 87194403 A 870805
PATENT FAMILY:
JAPAN (JP)
 Patent (No, Kind, Date): JP 1039176 A2 890209
    SOLID STATE IMAGE PICKUP DEVICE (English)
    Patent Assignee: OLYMPUS OPTICAL CO
   Author (Inventor): MIZOGUCHI TOYOKAZU
   Priority (No, Kind, Date): JP 87194403 A
   Applic (No, Kind, Date): JP 87194403 A 870805
   IPC: * H04N-005/335
   Derwent WPI Acc No: ; G 89-089197
   JAPIO Reference No: ; 130232E000099
   Language of Document: Japanese
 Patent (No, Kind, Date): JP 2610438 B2 970514
   Priority (No, Kind, Date): JP 87194403 A 870805
   Applic (No, Kind, Date): JP 87194403 A 870805
   IPC: * H04N-005/335
   Derwent WPI Acc No: * G 89-089197
JAPIO Reference No: * 130232E000099
   Language of Document: Japanese
```

garanta da santa da Garanta da santa da

11-Dec-03

4			
		÷	
		. *	

(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2610438号

(45)発行日 平成9年(1997)5月14日

(24)登録日 平成9年(1997)2月13日

R

(51) Int.Cl.*

識別記号

庁内整理番号

FI

技術表示值所

HO4N 5/335

H 0 4 N 5/335

~

発明の数1(全12頁)

(21)出願番号

特團昭62-194403

(22)出顧日

昭和62年(1987) 8月5日

(65)公開番号

特例平1-39176

(43)公開日

平成1年(1989)2月9日

(73)特許権者 999999999

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(72)発明者 清口 豊和

東京都改谷区幅ヶ谷2丁目43番2号 オ

リンパス光学工業株式会社内

(74)代理人 弁理士 最上 健治

審查官 西谷 兼人

(56)参考文献

特開 昭55-11683 (JP, A)

特問 昭62-95074 (JP, A)

(54) 【発明の名称】 固体機像装置の駆動方法

(57)【特許請求の範囲】

【請求項1】非破壊読み出し可能なイメージセンサを備えた固体操像装置の駆動方法において、遮光せずに前記イメージセンサのリセット直後に非破壊的に読み出された出力信号を暗出力信号としてフレームメモリに記憶し、所定の時間積分後に前記イメージセンサから光出力信号を読み出し、該光出力信号から前記フレームメモリより読み出された前記暗出力信号を減算することにより、暗出力信号の除去された出力信号を得ることを特徴とする固体操像装置の駆動方法。

【発明の詳細な説明】

「産業上の利用分野」

この発明は、固定バターンノイズ等を除去しSN比を向上させた高密度な固体機像装置の駆動方法に関する。 〔従来の技術〕 2

従来、固体操像装置としてはMCSトランジスタを使用したもの、あるいはCCD、BBD等の電荷結合デハイスを使用したものが一般的である。しかしMDSトランジスタを使用したものは、出力信号が微弱であり、SN比が思く、光密度も低いという欠点があり、またCCD、BBD等を用いたものは電荷転送時に電荷の損失があり、製造も困難である等の欠点があるものである。

これらの欠点を解決するものとして、各画素に静電誘導トランジスタ(Static Induction Transistor、以下SI 10 Tと略称する)を用いた固体操像装置が提案されている。この中の一つとして、特願昭61--277346号には次のような構成のものが提案されている。すなわち、複数の行ライン及び複数の列ライン間にマトリックス状に配列され、ケート電極を行ラインに、一方の主電極を列ラインにそれぞれ接続した複数のSIIと、前記複数の列ライ

3

ンの各々にサンプル用トランジスタを介して接続したド ライブ用トランジスタと、前記SITに蓄積された信号 を、所定の読み出し期間中に行ライン毎に一斉に読み出 して前記サンプル用トランジスタを介して前記ドライブ 用トランジスタにホールドし、そのホールドされた信号 を水平走査期間内で順次読み出す駆動手段と、前記所定 の読み出し期間以外の期間中に全てのSITのゲート電位 をブルーミングが発生しないような所定の電位にクラン アし得るクランプ手段とを備え、マトリックス状に配列 されたSITに蓄積された信号を、所定の読み出し期間中 に行ライン毎に一斉に読み出してホールドし、それらを 水平走査期間内で順次読み出すと共に、前記所定の読み 出し期間以外の期間中において全てのSITの中で、その ゲート電位がブルーミングが発生しない所定の電位を越 えるものに対して、そのゲート電位を前記所定の電子に クランプするようにして、ブルーミング耐性を向上させ 高面質が得られるようにしたものが開示されている、

[発明が解決しようとする問題点]

ところで、上記提案された固体操像装置は、ブルーミング耐性が強く、行ライン単位で読み出すため積分時間 20 が等しくなりフォーカルプレーンシャッター機能を有し、また駆動パルスを調整することにより非破壊読み出しが可能となるなどの特徴を有するものであるが、その信号出力には種々のノイズが現れる可能性があるものである。

第7図は、上記提案された固体最像装置の一画素に着目した時の信号読み出し回路図で、第8図は、それに印加するパルスのタイミング及び各部の電位波形を示す図である。次にこれらを参照しながら、上記提案の固体摄像装置において発生するノイズについて説明する。なお 30 第7図において、101は画素を構成するSIT、Newは水平選択スイッチを構成するスイッチ用MOSFET、Neはドライブ用MOSFET、Newはサンブル用MOSFET、Newはサンブル用MOSFET、NewはサンブルのSFET、Newはサンブルのドバルス、ゆらは垂直走査バルス、ゆいはリセットバルス、Coは画素SITのゲートキャバシタ、PDは画素SITのゲートとソースで構成されるフォトダイオード、Coは画素SITのゲート・ドレイン間の寄生容量とゲート・ソース間の寄生容量を加えた接合容量、Ceはソースラインの浮遊容量を示している。 40

まずリセット時におけるノイズについて説明する。リセットバルスゆきがHighレベルになりリセット用MOSFETM。がターンオンし、ゲート印加垂直走査バルスゆるにリセット電位Visが現れると、画素SIT101のゲートとソースで構成されるフォトダイオードPDが順バイアスされ、該フォトダイオードPDに蓄積されていた光電荷はソース場に放電する。ゲートバルスゆるのリセット電位Visが立ち下がる時、SIT101ゲートにつながるゲートキャバシタCaは、

$$\begin{pmatrix} \phi_{R} - \frac{A}{C_{G}} & V_{RS} \end{pmatrix}$$

に充電され、ゲートの電位がリセットされる。ここでも Eは、ゲート・ソース間フォトダイオードPDの順方向関 値電圧である。

しかしこのゲートリセット電位は、フォトダイオードPDの順方向関値電圧ゆきのばらつき、及びCG、C:の容量値のばらつき特にその比率のばらつきにより、画素毎にばらつくことが考えられる。これらのばらつきは、固体機像装置の信号再生時に、時間的及び空間的にそのばらつきの様子が変わらない固定パターンノイズとなる。またCGをゲートリセット電位に充電する時生ずる電位の揺らぎは、同一画素においても瞬間的にリセット電位を変化させ、これは信号再生時にランダム雑音となるものと考えられる。またリセット時間内に該リセット動作が完全に行われなかったとき、リセット電位にむらが生じ、これは信号再生時に残像として現れることが考えられる。

一方読み出し時におけるノイズとしては次のようなものが考えられる。すなわちリセット用MISFET場がターンオフし、ゲート印加バルスかsに読み出しバルスVkoが現れると、ゲートには、

の電位が印加される。この時画業によってCa、Caの大きさ特にその比率が異なってしると、画素毎にゲートに印加されるバイアスが異なっていることになり、これは前述の固定パターンノイズとなって出力信号に現れる。なお第8図においてΔVは光電位ΔQの蓄積によるゲート電位の上昇を示している。また画素SITのピンチオフ電圧Veのばらつきも固定パターンノイズの原因となる。更に読み出し回路を構成する、スイッチ用MOSFETMe、ドライブ用MOSFETMe、サンプル用MOSFETMe、ドライブ用MOSFETMe、サンプル用MOSFETMe、ドライブ用MOSFETMe、サンプル用MOSFETMe、ドライブ用MOSFETMe、サンプル用MOSFETMe、所えばスレショルド電圧Veや相互コンダクタンス。がばらついていると、特にソース(列ライン)電圧Veが小さい場合、信号再生時に、列ライン毎の出力むらとして現れる固定パターンノイズとなる。

本発明は、先に提案された固体提集装置における上記問題点を解消するためになされたもので、非破壊読み出し機能を利用し、上記リセット時及び読み出し時に発生する種々のノイズを除去し、高SN比をもつ高感度な固体機像装置の駆動方法を提供することを目的とする。

〔問題点を解決するための手段及び作用〕

上記問題点を解決するため、本発明は、非破壊読み出 し可能なイメージセンサを備えた固体撮像装置の駆動方 50 法において、進光せずに前記イメージセンサのリセット 直後に非破壊的に読み出された出力信号を暗出力信号としてフレームメモリに記憶し、所定の時間積分後に前記イメージセンサから光出力信号を読み出し、該光出力信号から前記フレームメモリより読み出された前記暗出力信号を減算することにより、暗出力信号の除去された出力信号を得ることを特徴とするものである。

このように構成した固体振像装置の駆動方法において は、イメージセンサを遮光せずにリセットを行い、リセ ット直後の信号を非破壊的に読み出す。この時の出力信 号は積分時間が非常に短いため暗出力信号、すなわち固 10 定パターンノイズ信号とみなされる。この暗出力信号の 1フレーム分をフレームメモリに記憶させる、続いて所 定の積分時間経過後に光出力信号を読み出す。この時読 み出された光出力信号には、前記暗出力信号の読み出し は非破壊的に行われているため、その非破壊的に読み出 された暗出力信号成分がそのまま含まれている、したが って、この光出力信号からフレームメモリに記憶された 暗出力信号を減算することにより、暗出力信号すなわち 固定パターンノイズを正確に除去した出力信号を得るこ とができる。そして、暗出力信号は、イメージセンサを 遮光せずにリセット直後の信号を非破壊的に読み出して 得るものであるから、遮光動作を必要としない。

なお、イメージセンサのリセット直後の出力信号は積 分時間が非常に短いため暗出力信号とみなされるが、リ セット直後に非常に強い光が入射した場合等には、リセ ット直後の出力信号には暗出力と共に暗出力信号を読み 出すまでの時間に積分される光信号が読み出されること もある。しかし、この場合でも、所定の積分時間後の出 力信号にはリセット直後の出力信号も含まれるため、所 定の積分時間後の出力信号とリセット直後の出力信号と の差をとれば、暗出力と共に暗出力信号を読み出すまで の時間に積分された光信号も同時に除去され、問題は生 じない。

このように本発明においては、遮光動作を必要とせ ず、リセット動作毎すなわち1フレーム毎に暗出力が得 られるので、同一画素でリセット動作毎に変わる暗出力 の時間的揺らぎも容易に除去できる。すなわち、リセッ ト動作毎に変化する固定パターンノイズの成分もリアル タイムに除去できる。また、暗出力信号の読み出しに関 してもイメージセンサを遮光する必要がなく、光入射状 40 態のままで行うことができる。これらの動作は、非破壊 読み出しの可能なイメージセンサを用いて非破壊読み出 し動作を行うことにより可能となるものである。この非 破壊読み出しでは、露光(積分)途中の出力信号を何回 でも読み出せるものであり、この非破壊読み出しはSIT やCNDなどの内部増幅機能をもつイメージセンサの特徴 となっている。したがって、通常の内部増福機能をもた ないイメージセンサを用いた場合には、このような暗出 力信号の読み出しや正確な固定パターンノイズの除去は 不可能である。

すなわち、通常の破壊銃み出しを行うイメージセンサ においては、リセット直後の信号を読み出し、これを暗 出力信号とすることはできる。しかし、この暗出力信号 の読み出しは破壊読み出しであり、その時点で再度リセ ットされた状態となり、以後新たに積分が開始されるこ とになる。したがって、暗出力信号を読み出した後、所 定の積分時間後に読み出される出力信号には、先にリセ ット直後に読み出された暗出力信号成分自体は含まれて いない。そのため、所定の積分時間後に読み出された出 力信号からリセット直接の暗出力信号を減算しても、正 確な固定パターンノイズは除去出来ず、用って、リセッ ット直後の暗出力信号成分を含んでいない所定の積分時 間後に読み出された出力信号から、リセット直後の暗出 力信号を差し引くことにより、所定の積分時間後に読み 出された出力信号にリセット直後の暗出力信号成分に基 づく新たな固定パターンノイズが付加される要因ともな る、これは、特にリセット直後に強い光が入射した場合 などにおいて、リセット直後に読み出された暗出力信号 に光信号が含まれている場合に、特に顕著な固定パター ンノイズの付加要因となる。本発明は、上記のようにリ セット直後に非破壊的に読み出した出力信号を暗出力信 号とするものでるため、破壊読み出しによる上記問題は 発生せず、正確に暗出力信号の除去された出力信号を得 ることができる。

〔実施例〕

以下実施例について説明する。まず第1図に示す本発 明に係る固体提像装置の駆動方法を説明するための固体 提像装置の基本的な構成例について説明する。図におい て、1は非破壊読み出し可能なイメージセンサで、マト リックス状に配列され複数の行ライン及び複数の列ライ ンに接続された複数のSIT画素111と、水平走査及び読み、 出し回路112と、垂直走査回路113とで構成されている。 そして該イメージセンサ1の信号出力端114は、フレー ムメモリ2の入力端及び差動増福器3の一方の入力端に 接続されている。前記フレームメモリ2の出力端は前記 差動増幅器3の他方の入力端に接続され、差動増幅器3 の出力端はゲート回路4の入力端に接続されている。5 はタイミング発生器で、イメージセンサ1,フレームメモ リ2及びゲート回路4に接続され、これらに必要なクロ ックパルス及びタイミングパルスを与えるように構成さ れている。

このように構成された固体擬像装置において、非破壊 読み出しが可能なイメージセンサ 1 の垂直走査回路113 を動作させ、リセットパルスとその直後に読み出しパルスを行うイン毎に順次画業を構成するSITに印加する。 この時読み出される出力信号は、積分時間が非常に短いことから暗時出力とみなされ、これにはリセットパルス及び読み出しパルスがそれぞれの画業に印加された時、それぞれの画素に発生するリセットレベル及び読み出し レベルのばらつきと、画業信号の読み出し回路の特性の 7

ばらつきが含まれる。

このようにして読み出された、第2図 (A) に示すよ うなイメージセンサ1の各画素の暗時出力信号の一フレ ーム分をフレームメモリ2に書き込み記憶させる。 所定 の積分時間Tiat経過後、イメージセンサ1に再度読み出 しパルスを印加し、それぞれの画素に蓄積された光信号 を読み出す。この時、同時にタイミング発生器5からの タイミングパルスにより、イメージセンサ1から読み出 される各画素の光信号とそれに対応する同一の各画素の 暗時出力信号を、フレームメモリ2から読み出し、そし てこれらの両信号を差動増幅器3に印加し、イメージセ ンサ1の出力信号とフレームメモリ2の出力信号の差信 号を得る。そして所定時間積分後イメージセンサ1から 光出力信号が読み出される時のみ入力信号をその出力帰 に伝送するようにタイミング発生器5によって制御され たゲート回路4を経て、第2図 (B) に示すような、イ メージセンサの出力信号から暗時出力信号の除去された 出力信号Vourが得られる。

次に本発明を先に提案した固体撮像装置に適用した具 体的な固体撮像装置の構成例について説明する。第3図 20 ている。 は、その回路構成図である。図において、10-11,10-1 2,.....10-14,10-21,10-22,.....10-24,.....10-44 は、画素を構成するSITであり、この実施例ではこれら のSITを説明の便宜上4行4列にマトリックス状に縦横 に配列した例を示している。縦に配列されたSITの各ソ ースは列ライン11-1,11-2.……11-4に共通に接続さ れ、また横に配列されたSITのゲートはキャパシタを介 して行ライン12-1,12-2.……12-4にそれぞれ接続さ れている。そして列ライン11-1.11-2,……11-4はサ ンプル用MOSFET20-1,20-2.....20-4のドレイン-ソ ース通路を経て、ドライブ用MOSFET18-1,18-2,……18 ー4のゲートにそれぞれ接続され、またサンアル用MOSF ET20-1.20-2.·····20-4の各ゲートには共通にサンプ ルホールドパルス φ511 を印加するように構成されてい る、またドライブ用MUSFET18-1,18-2,……18-4のド レインは基板電源Vooに共通に接続され、それらのソー *

*スは水平選択スイッチを構成するスイッチ用がCFET13-1,13-2,……13-4を介してビデオライン14に接続されている。スイッチ用MOSFET13-1,13-2,……13-4の各ゲートは水平走査回路15に接続され、水平走査パルスゆき1、ゆ82、……ゆ81が印加されるようになっている。またビデオライン14には負荷抵抗に及びリセット用MOSFET 19が並列に接続されており、リセット用MOSFET 19が並列に接続されており、リセット用MOSFET 19のゲートにはビデオラインリセットバルスゆ8vが印加されるようになっている。

8

一方、行ライン12-1,12-2.……12-4は垂直走査回路16に接続され、垂直走査バルス φει, φαι. …… φαι が印加されるようになっている。更に列ライン11-1.11-2、……11-4の前記サンプル用MDSFET20-1,20-2、……20-4に接続する側とは反対側の端部は、それぞれ 列ラインリセット用MDSFET21-1,21-2、……21-4を介して接地され、これらの列ラインリセット用MDSFETの各 ゲートには、共通に画案51Tの列ラインリセットパルス φェが印加されるようになっている。なお画案を構成する各SITのドレインはドレイン電源Vnに共通に接続されている。

次にこの構成例の動作を、第4図に示す駆動パルス。 出力信号VsIG波形、ゲート電位及びソース電位のタイミ ングチャートを参照しながら説明する。なお、ゲート電 位及びソース電位としては、SIT10-33のゲート電位及 びソース電位を例示している。 列ラインリセットバルス あいにより列ラインリセット用MOSFE121-1.21-2.....2 1-4がターンオンし、垂直走査パルスゆコュがリセット レベルVs:となると、その行ライン12-1につながる画 素SITのゲートーソースで構成されるダイオードは順バ 30 イアスとなり、ゲート電位はそのダイオードの順方向開 値電圧φεとなり、ソース電位はGNDレベルとなる。その 直後に列ラインリセット用MOSFET21-1,21-2,……21-4をタンーオフし、垂直走査パルスφ3iが読み出しレベ ルVaoとなると、ゲートがリセット状態から読み出し状 態になるまでに、ゲートに蓄積される光電荷ムQはほぼ 翠とみなせるから、この時のゲート電位Vspは、

$$V_{co} = \phi_{R} + \frac{1}{C_{c} + C_{I}} (V_{Rb} - V_{RS})$$

. (1)

となる。なおこのゲート電位Venは各画素によって、ゲートーソース間ダイオードの特性や、Ce, Ciの大きさのばらつきにより異なっているものと考えられる。また前記リセット動作の不完全性などにより、ゲートのリセッ※

※ト電位がφεより少しずれていることも考えられる。このずれ量をΔV:とすると、各画素のリセット直後に読み出しレベルVepを印加した時のゲート電位Vsc.; (i,j:: 1,2,......4)は、

$$V_{coij} = \phi_{Bij} + \frac{C_c}{C_{cij} + C_{Jij}} (V_{RB} - V_{RS})$$

$$+ \Delta V_{LIJ} \qquad \cdots \qquad (2)$$

となる、

垂直走査パルス øg:が読み出しレベルVgoになると、 列ラインの寄生容量Gは、(Veo-Vr)の電位に充電さ Veは、Ve くかBの関係にあるから、SITのゲートーソース 間ダイオードはゆ8を越えることがない。したがってSIT* Vapij = Vepij - Vpij

*のソースにはゲートのリセット電位に対応した電位が忠 実に現れる。なおピンチオフ電圧やは画素構造のばらつ きなどによって画素毎に異なっているものと考えられ れる(第7図及び第8図参照)。この時ピンチオフ電圧 10 る。よって各画素SITのピンチオフ電圧VivをVicioとおく と、各SITのゲートに読み出しレベルVeoを印加した時の それにつながらソース電位Vsoiiは、

$$= \phi_{Bij} + \frac{C_{Gij} + C_{Jij}}{C_{Gij} + C_{Jij}} (V_{RD} - V_{RS})$$

$$+ \Delta V_{Lij} - V_{Rij} \qquad \cdots \qquad (3)$$

となる。

この状態で、サンプル用MOSFET20-1,20-2,……20-4のゲートに印加するサンプルホールドバルス øs n をlli ghレベルにすると、i番目の行ラインの画素SITのソー ス電位は一斉にサンプル用MOSFET20-1.20-2, ······20-4を介してドライブ用MOSFET18-1.18-2. ·····18-4の ゲートに伝達され、サンプルホールドパルス osg をLow レベルとした後もドライブ用MOSFET18-1.18-2.....18 - 4のゲート容量に保持される。その後、垂直走査バル ミングは、サンプルホールドバルスøsnをllighレベルに したあとでもよい、また列ラインリセットパルスすれ サンプルホールドバルス oseがターンオフした後ターン※ $V_{siscij} = a_j V$

※オンし、次のラインの垂直走査パルスゆsi-:がVet と なる直前にターンオフするようにし、 4sz (i=1.2.… …4) はøzと同じタイミングもしくはøzがHighレベル の期間中にリセットレベルVissとする。

ドライブ用MDSFET18-iのゲート容量にホールドされ た電圧信号V'8018 (=95)13)は、サンブルホールド パルスφειがLowレベルの期間に、水平走査パルスφε・ (j=1,2,……4)でスイッチ用MOSFET13-jをオンす ることにより順次読み出す、ここで出力電圧V

スφεiをLowレベルとする。なお、φεi=Vaoとするタイ 30 steeisは、ドライブ用MOSFET18-j、スイッチ用MOSFET13 -- う及び負荷抵抗配で構成されるソースフォロワの電圧 利得をみっとすると、

$$= a_{j} \left(\phi_{Bij} + \frac{C_{Gij}}{C_{Gij} + C_{Jij}} \right)$$

$$\left(V_{RD} - V_{RS} \right) + \Delta V_{Lij} - V_{Fij}$$
....(4)

となる、

この出力信号Vs:Geijの全画素1フレーム分を、第1 図に示したフレームメモリ2に順次書き込み記憶させ る。この間、ゲート回路4はタイミング発生器5により 制御され、入力信号をその出力端に伝達しないようにな っている。

所定の積分時間経過後、今度はリセットレベルV35を ★50

★印加しない読み出しレベル٧≥3のみの垂直走査パルスの siを、垂直走査回路16から行ライン12-1.12--2......12 -4に順次印加する。積分時間Timにゲートに蓄積され た光電荷を ΔQijとすると、読み出しレベルVk2 が垂直走 変パルス φ gi に現れた時の画素SITのゲート電位Vg lij、 及びそれにつながるソースラインの電位Vsiteは、

. (5)

12

=
$$\phi_{Rij}$$
 + $\frac{C_{Gij} + C_{Jij}}{C_{Gij} + C_{Jij}}$

$$(V_{RD} - V_{RS}) + \frac{\Delta Q_{SS}}{C_{SSS} + C_{SSS}}$$

. (5)

となる。 次に前述したように、水平走査回路15により頃次各列*

*ライン11-jの読み出し回路が選択されると、ビデオライン14に次式で示す両素信号Vs161:2が現れる。

Ceij

$$(V_{RD} - V_{RS}) + \frac{\Delta Q_{ij}}{C_{Cij} + C_{Cij}}$$

. (7)

ビデオライン14にこれらの画素信号Vs1G1ijを読み出 ※S1G0ijを読み出し、差動増幅器3により、これらの両信 すと同時に、タイミング発生器5の制御により、フレー 号Vs1G1ijとVs1G0ijの差信号Vs1G0ijを得る。 ムメモリ2からそれぞれ対応する画素の先のフレームの 40 この差信号Vs1G3ijは(4),(7)式より次のよう 信号、すなわちリセット直後の各画素の信号出力V ※ に表される。 V S1GDij = V S1GDij = V S1GDIj

$$= a_{ij} \frac{\Delta Q_{ij}}{C_{eij} + C_{Jij}} \dots (8)$$

次いでゲート回路4はタイミング発生器5により、1 ★ 上記(8)式には、Φ®、ΔVL及びVpの項がないことフレーム分の差信号Vs160ijのみを出力信号Vourとして からわかるように、以上のようにして得えられた1フレ出力端に伝達する。 ★50 一ム分のイメージセンサの出力信号Vor1には、画素毎の

ゲート・ソース間ダイオードのばらつきやG、CJの比率のばらつきやリセット動作の不完全性などによるゲートのリセット電位のばらつき、及び画素SITのピンチオフ電圧Vtのばらつきによる読み出し電位のばらつきによる影響は現れない。

また上記(8)式中にある列ライン毎のソースフォロ ワアンプの利得はは、それを構成するドライブ用MUSFET やスイッチ用MUSFETのViやMoのチップ内のばらつき程度 では、殆ど変化しないことが実験で確かめられている。

したがって、以上のように構成し、イメージセンサから出力信号を得ることにより、イメージセンサの性能を 損なうことなく、非常に高いSP比、すなわち高感度で残 像のない出力信号を得ることができる。

第5図は、本発明に係る固体提像装置の駆動方法を説明するためのイメージセンサの他の構成例を示す図である。このイメージセンサは画素としてSITの代わりに、SITと同様に非破壊読み出しが可能で内部増幅機能をもつCM (Charge Modulation Device)を用いたものである。このCMDの詳細な技術内容は、例えば1986年テレビジョン学会全国大会予稿集第37~58頁の「ゲート蓄積型20 MUSフォトトランジスタ・イメージセンサ」と題する論文に示されている、

この構成例においても、画素を構成するCMD30-11,30-12.……30-14.30…21,30…22.……30-44は、4行4 列にマトリックス状に縦横に配列した例を示しており、第3図に示した構成例と同等又は対応する部材には同一符号を付して示している。CMDを画素として構成したイメージセンサにおいて生ずる各種ノイズの発生態様は、SITを画素としたイメージセンサの場合と若干相違するけれども、このCMDを画素として構成したイメージセンサに本発明を適用した場合も、イメージセンサの信号出力に現れる種々のノイズを有効に除去し、SN比の向上した高感度の固体操像装置が得られる。

また上記各構成例は、2次元のエリアセンサに水発明

を適用したものを示したが、第6図に示すように、第3 図に示したイメージセンサの1行ラインで構成したラインセンサにも本発明を適用することができ、その場合も 同様な作用効果が得られる。

1 4

〔発明の効果〕


以上詳細に説明したように、本発明によれば、イメージセンサのリセット直後の暗出力信号を非破壊的に読み出し、これをフレームメモリに記憶し、所定時間積分後の画衆光信号を読み出しす時に、フレームメモリに記憶時してある暗出力信号を差し引きながら出力するように構成したので、リセット動作毎すなわち1フレーム毎に暗出力信号が得られ、イメージセンサの画素構造及び特性のばらつきに起因する暗時出力のばらつき、並びに同一画素においてリセット動作毎に変わる暗時出力の時間的揺らぎ等を取り除くことができ、SN比が高く残像のない出力信号の得られる高速度の固体撮像装置を実現することができる。また暗出力信号の読み出しには遮光する必要がなく、光入射のままで可能であり、遮光動作を必要としないという利点も得られる。

〇 【図面の簡単な説明】


第1図は、本発明に係る固体撮像装置の駆動方法を説明するための固体撮像装置の基本的な構成例を示すブロック構成図、第2図は、第1図に示した固体撮像装置における、イメージセンサ信号及び固体提像装置の出力信号を示す図、第3図は、イメージセンサの一構成例を示す回路構成図、第4図は、その動作を説明するための信号波形図、第5図及び第6図は、イメージセンサの他の構成例を示す回路構成図、第7図は、従来の固体撮像装置の一画素に着目した時の回路構成図、第8図は、その動作を説明するための信号波形図である。

図において、1はイメージセンサ、111はSIT画素、112 は水平走査及び読み出し回路、113は垂直走査回路、2 はフレームメモリ、3は差動増幅器、4はゲート回路、 5はタイミング発生器を示す。


【第2团】




【第1図】




【第6図】



【第3図】



【第4図】



【第5図】

